（原标题：芯片制造，新拐点？）

要是您但愿不错频繁碰面，迎接标星储藏哦~

当与可图案化金属（如 Ru）合并使用时，半嵌入（semi-damascene）有望已毕 RC、面积、资本和功率成果，以提供互连缩放旅途。

1997 年，逻辑和内存芯片后段 (BEOL：back-end-of-line) 中引入了 CU 双大马士革（CU DUALdamascene）集成决策，鲜艳着半导体历史上的一个挪动点。芯片制造商从减法铝图案化（subtractive Al patterning）转向湿法工艺，如铜电镀和化学机械抛光 (CMP)。这种透澈的飘荡是为了应酬铝基互连中不停增多的 RC 延伸，这是电阻电容 (RC) 乘积增多的终端。Cu 双大马士革具有资本效益，适用于 BEOL 堆栈的多层，有望已毕许多后续逻辑和内存本事。

但几年后，最关节的 BEOL 层内的金属间距将降至 20nm 以下。当这种情况发生时，Cu 双大马士革将失去能源。跟着金属线尺寸的减轻接近 Cu 的电子平均目田程，RC 延伸将急剧增多。此外，Cu 金属化需要樊篱、衬垫和粉饰层，以确保雅致的可靠性并扎眼 Cu 向外扩散到电介质中。但这些迥殊的层脱手浮滥总可用线宽的很大一部分，这意味着互连金属自己无法充分期骗贵重的导电面积。这些问题迫使芯片行业研究在缜密金属间距下具有更好性能统统的替代金属化决策。

在 2017 年提走运行专利后，imec 于 2020 年向半导体界提倡了一种新的金属化见识，并将其定名为“半嵌入”（semi-damascene）。与基于 Al 的金属化一样，半嵌入集成从第一个局部互连金属层的径直图案化（或减法金属化）脱手，因此需要可图案化的金属，举例 W、Mo、Ru 等（图 1）。然后以单嵌入形势对与下一个互连层麇集的通孔进行图案化：在电介质中蚀刻的孔用金属填充并过度填充 - 这意味着金属千里积持续进行，直到在电介质上变成一层金属。随后对该金属层进行掩藏和蚀刻以变成第二互连层，其线条与第一层正交。

半嵌入的价值主张很有远景。它不错被视为一种双层金属化模块，可能可扩张到多层——从而具有资本效益。减法蚀刻允许比传统 Cu 互连更高的金属线纵横比 (AR)，从而改善电阻。至于电介质，金属线不错与气隙合并，而不是低 k 电介质症结填充。气隙提供较低的介电常数，从而导致较小的层内电容。除了具有 RC 成果外，半嵌入还摈斥了金属 CMP 的使用，简化了工艺经过并改善了线高限度。使用难熔金属也有平允。它们有望在不使用不屈层的情况下使用，从而提供低通孔和线电阻。它们还更耐电转移，何况在减小尺寸的情况下总体上比 Cu 提供更低的电阻。

一项有出路的颠覆性本事

自从 imec 引入半嵌入集成以来，多个组织脱手研究雷同的新决策，并通过模拟和实验取得了稳步进展。如今，该决策的第一步，即第一金属层的减法蚀刻，已由多个组织在会议上收效演示和讲演。实验了了地标明，在第一个局部互连层顶用减法蚀刻的 Ru 代替 Cu 依然不错提供相配念念要的平允，即使在限度的线 AR ~2 下亦然如斯。对于后续几代，AR 不错增多到 3 或 6，然后组合成多个局部金属层。越来越多的研发把柄标明，半嵌入如实是一个有用的采纳，提供了互连缩放旅途。

与此同期，也存在一些疑问。业界当前正在筹商将第一代半嵌入工艺鼓励到开发阶段，即实验坐褥之前的阶段。与任何新本事一样，行业不会一蹴而就。半嵌入集成颠覆了制造 BEOL 的传统本事。它需要新的器具和材料，而且可能有些劣势机制在研究阶段莫得被捕捉到。只消当该本事或者跳跃几代本事时，这种投资才故真理真理。天然第一步只消一层金属层依然得到充分纪录，但两层致使多层集成决策的履行——不错充分期骗半嵌入的才协调上风——却计划得较少。这便是为什么 imec 饱读舞研发界伸开计划，匡助填补剩余的“空缺”，并在互连本事会议上共享对于多层集成的观点。

imec 互连阶梯图

Imec 提议渐渐引入后续几代半嵌入本事。第一代半嵌入本事意象将用于 imec A10 或 A7 逻辑本事节点，其中最关节互连的金属间距将达到 18nm（图 2）。届时，GAA 纳米片集成有望成为主流，而 CFET 尚未到位。因此，引入半嵌入本事将是芯片制造商必须应酬的唯独枢纽变化。

Imec 提议在 M0 中引入减法蚀刻的 Ru，这是沿线中点 (MOL：middle of line) 的第一个局部金属层。第一代居品将遴选金属线 AR 2，略高于当前典型的 Cu 线 AR（~1.6）。合并无不屈 Ru 在缜密金属间距下的雅致性能，这种方法依然比 Cu 具有更好的电阻和可靠性。

在第二代中，imec 的目的是将 M0 互连线的 AR 增多到 3，这将进一步缩小电阻，并将 M0 与无不屈通孔相合并。由于较高的 AR 通常会增多层内电容，因此这一代需要气隙而不是低 k 介电症结填充。除了提供较低的介电常数外，使用气隙还不错幸免“症结填充问题”：以均匀的形势用电介质填充窄沟槽的挑战。

通过以半嵌入形势添加通孔和第二层金属层，第三代将已毕信得过的半嵌入集成，M0 和 M2 局部金属层（BEOL 中最关节的层）。第四代可能会看到更多的半嵌入层。AR 将渐渐增多到 4、5 致使更多 - 具体取决于可行性。当与气隙合并时，意象最高可达 ~AR=6，与其他选项比拟具有饱和的 RC 上风（图 3）。

从永久来看，咱们称之为第五代，imec 设念念替代金属将进入半嵌入阶梯图。筹商可图案化的二元或三元化合物，它们在缜密的互连间距下具有比单一金属更好的品性因数。

因此，半嵌入工艺不错成为 BEOL 制造的下一个挪动点。它具有极佳的价值主张，不仅在电阻、电容和面积浮滥方面。实验和模拟还标明，与 Cu 双嵌入决策比拟，它的功耗更低，热性能更好。同期，如上所述的分要领即将允许最大端正地缩小引入新本事所带来的风险。

已毕先进半嵌入工艺

天然第一代和第二代已准备好进入开发阶段，但仍需要进行更多研究来展示和完善下一代半嵌入本事。主要挑战不错归结为多层半嵌入集成、AR 的增多以录取五代新金属的探索。

以下是 imec 研究东谈主员讲演的最新进展。这些终端不仅旨在填补剩余的空缺。他们还旨在激发计划并饱读舞其他研究机构补充 imec 的研究——以造福整个这个词生态系统。

迈向先进互连的多层集成决策如前所述，半嵌入实验上是一种两金属层集成决策，可能可扩张到多层。但多层决策的工艺优化仍处于起步阶段。已毕它们的最好方法是什么？应该使用哪些光刻和蚀刻工艺、硬掩模和抗蚀剂？以及奈何集成麇集后续 BEOL 层极窄互连线的通孔？

为了处置临了一个问题，imec 早些时候提倡了实足自瞄准通孔 (FSAV：fully self-aligned

via) 算作半嵌入的关节构建块。FSAV 确保领会和通孔（通孔顶部和底部）的正确对皆，这对于已毕低通孔到领会流露至关病笃。到当前为止，包括 imec 在内的多个研究机构依然提倡了几种 FSAV 集成决策。

在 IITC 2024 上，imec 率先对不同的 FSAV 集成选项进行基准测试（图 4），旨在探索如安在 300 毫米晶圆厂中最好地履行 FSAV 。换句话说：咱们奈何才能通过最好的通孔到线粉饰来知足目的通孔电阻，同期确保整个这个词 300 毫米晶圆的低变异性和雅致的可相似性？

除了传统的单嵌入决策 (FSAV) 来创建通孔（即通过在 SiO2 电介质中蚀刻一个孔然后用金属填充来创建通孔）以外，imec 还探索了两种基于柱的 FSAV 集成决策（即通过径直蚀刻金属层将通孔变成为柱）。这两种变体被称为“搀杂柱”（HP-FSAV）和“带有蚀刻住手层的柱”（PE-FSAV）。

三种集成决策在工艺身手数目、所用的图案化和蚀刻工艺、硬掩模集成和光刻胶类型（举例，允许 EUV 光刻色彩回转以启用复古）方面有所不同。但对于这三种情况，都展示了达到目的通孔电阻和通孔到线粉饰裕度的可行性（图 5）。最权臣的各异与整个这个词晶圆上已毕的电阻均匀性联系。整个集成决策都提供了饱和的通孔光刻和蚀刻工艺窗口。因此，它们与咱们器具供应商当前提供的径直金属蚀刻开发兼容。imec 的其他研究标明，自瞄准窗口也可用于已毕气隙，当领会 AR 进一步增多时，这将需要继续施展电容上风。

因此，今天的近况解释，至少有两层半嵌入本事在本事上是可行的。同期，展示的晶圆数目有限。因此，imec 饱读舞其他组织补充这一艰巨，让行业生态系统“决定”最好采纳。

渐渐增多半嵌入线的纵横比：合股和煦解阻截。通过进一步增多其 AR，不错持续缩小 Ru 半嵌入线的电阻。2022 年，imec 初次展示了把柄，解释使用 AR 6 的半嵌入（图 6）如实不错领悟提升 RC 想象，优于较低 AR 决策。不久之后，初步实验标明，高 AR 线也与多层决策兼容。

天然东谈主们对具有限度 AR（2 和 3）的互连线的变成了解得比较了了，但要提升 AR 并保持雅致的领会电阻和可靠性，需要掌捏一些本事。事实解释，这险些挑战了每个工艺身手——包括图案化和蚀刻、清洁和劣势限度。举例，径直金属蚀刻会“膺惩” Ru 线的侧壁，导致领会断裂劣势。而且这种情况会跟着 AR 的增多而恶化。要得到尽可能低的领会电阻，就需要对高 AR 领会的变成和可靠性有更基本的了解。

算作第一个病笃观点，imec 的研究东谈主员发现，用于变成高 AR 金属线的堆栈因素对半嵌入线的电阻有很大影响。领会断裂劣势被解释是影响堆栈相关开发性能的主要因素。Imec 通过屡次实验找到了最好堆栈，最初千里积 1nm TiN 以提升粘附性，然后进行物理气相千里积 (PVD) Ru。与研究中使用的其他因素比拟，该堆栈在整个这个词金属线高度上提供最低的电阻。其次，该研究初次标明，线劣势受 Ru 金属晶粒的晶粒结构和晶体取向的影响。这些口头参数在很猛进度上取决于用于千里积 Ru 的方法，成心于使用 PVD。

除了潜入了解影响 Ru 线电阻的参数外，imec 最近还提倡了一种独到的方法，从电阻和均匀性的角度进一步改善高 AR 线：在两个 Ru 层之间夹一层亚纳米 TiN 或 W 层。与莫得此迥殊层的堆栈比拟，这种堆栈在径直金属蚀刻过程中不易受到横向膺惩和变成断线。这种“劣势缓解层”的主要平允是，它或者已毕高 AR 和长长度的低劣势线，这对AR>6的 Ru 半嵌入来说是一个有但愿的目的。终端在 2024 年 VLSI 研讨会上进行了展示。

实验使命标明，在 24nm 间距以下的领会上具有雅致的可靠性行动（图 7）。但同期，还需要开展更多使命来优化和扩张终端以达到 18nm 间距，展示与集成气隙的兼容性，并展示饱和的时间相关电介质击穿 (TDDB：time-dependent dielectric breakdown) 和机械可靠性裕度。

先进互连：寻找替代导体。到当前为止，半嵌入集成方面的使命东要聚首在使用 Ru 算作首选导体。几年前，imec 脱手研究是否有其他具有更好远景的金属。搜索领域从元素金属扩张到二元和三元有序化合物 。在一项有但愿的初步研究之后，寰球多个研发小组脱手领受这个念念法，并加入了寻找候选合金的行列。该社区最近蚁集在 VLSI 2024 专题研讨会上，主题为“用于先进互连的新式金属”。该研讨会由 imec 组织，旨在从工业和学术角度计划最新本事和往常的研究目的。

由于潜在合金的清单相配强盛，imec 脱手研究时配置了一种独到的方法来筛选和成列可能的候选材料。笃定了两个与 Cu 对比的优值：化合物的内聚能以及体电阻率与载流子平均目田程的乘积。从新算模拟揭示了一个候选材料的子列表，举例金属间铝化物，这是进一步实验使命的起先。

如今，全国各地的研究小组都在研究这些候选合金在减轻尺寸时电阻率的进展。举例，当金属间铝化物千里积在薄膜中时，薄膜变成过程中触及的劣势机制似乎会影响电阻率行动（图 8）。了解这种相关性将是限度电阻的关节。Imec 还觉得，合座和局部因素限度是最小化电阻的病笃妙技。

一朝找到优化有远景的二元和三元合金电阻的方法，下一步便是将其应用于相关的金属化决策，并处置与半嵌入工艺相关的挑战。Imec 饱读舞大学和研究小组合营探索图案化和蚀刻计策，并制定工艺目的。尽管还有许多使命要作念，但替代金属的研究是一个有出路的门路，而且正在取得稳步进展。仍需要密切合营，最终将它们引入第五代半嵌入集成。

论断

半嵌入金属化可能成为 BEOL 制造的下一个挪动点，当前业界正在计划在第一个局部互连层中引入减法蚀刻。尽管第一代半嵌入本事当前尚未进入坐褥，但根据实考把柄，imec 依然脱手预测新一代半嵌入本事。要点是多层金属和通孔、渐渐增多纵横比以及引入新金属。要使这些下一代本事成为现实，需要学术界和工业界的共同死力和更大批据以及强有劲的进入。

半导体杰作公众号推选

专注半导体限制更多原创内容

柔软寰球半导体产业动向与趋势

*免责声明：本文由作家原创。著述内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或支柱，要是有任何异议，迎接议论半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3921内容，迎接柔软。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的内容就点“在看”共享给小伙伴哦